如何提高晶體管的開(kāi)關(guān)速度
發(fā)布時(shí)間:2019-09-02 責(zé)任編輯:wenwei
【導(dǎo)讀】晶體管的開(kāi)關(guān)速度即由其開(kāi)關(guān)時(shí)間來(lái)表征,開(kāi)關(guān)時(shí)間越短,開(kāi)關(guān)速度就越快。BJT的開(kāi)關(guān)過(guò)程包含有開(kāi)啟和關(guān)斷兩個(gè)過(guò)程,相應(yīng)地就有開(kāi)啟時(shí)間ton和關(guān)斷時(shí)間toff,晶體管的總開(kāi)關(guān)時(shí)間就是ton與toff之和。
如何提高晶體管的開(kāi)關(guān)速度?——可以從器件設(shè)計(jì)和使用技術(shù)兩個(gè)方面來(lái)加以考慮。
(1)晶體管的開(kāi)關(guān)時(shí)間
晶體管的開(kāi)關(guān)波形如圖1所示。其中開(kāi)啟過(guò)程又分為延遲和上升兩個(gè)過(guò)程,關(guān)斷過(guò)程又分為存儲(chǔ)和下降兩個(gè)過(guò)程,則晶體管總的開(kāi)關(guān)時(shí)間共有4個(gè):延遲時(shí)間td,上升時(shí)間tr,存儲(chǔ)時(shí)間ts和下降時(shí)間tf。
ton=td+tr
toff=ts+tf
在不考慮晶體管的管殼電容、布線電容等所引起的附加電容的影響時(shí),晶體管的開(kāi)關(guān)時(shí)間就主要決定于其本身的結(jié)構(gòu)、材料和使用條件。
① 延遲時(shí)間td
延遲時(shí)間主要是對(duì)發(fā)射結(jié)和集電結(jié)勢(shì)壘電容充電的時(shí)間常數(shù)。因此,減短延遲時(shí)間的主要措施,從器件設(shè)計(jì)來(lái)說(shuō),有如:減小發(fā)射結(jié)和集電結(jié)的面積(以減小勢(shì)壘電容)和減小基極反向偏壓的大?。ㄒ允沟冒l(fā)射結(jié)能夠盡快能進(jìn)入正偏而開(kāi)啟晶體管);而從晶體管使用來(lái)說(shuō),可以增大輸入基極電流脈沖的幅度,以加快對(duì)結(jié)電容的充電速度(但如果該基極電流太大,則將使晶體管在導(dǎo)通后的飽和深度增加,這反而又會(huì)增長(zhǎng)存儲(chǔ)時(shí)間,所以需要適當(dāng)選?。?。
② 上升時(shí)間tr
上升導(dǎo)通時(shí)間是基區(qū)少子電荷積累到一定程度、導(dǎo)致晶體管達(dá)到臨界飽和(即使集電結(jié)0偏)時(shí)所需要的時(shí)間。因此,減短上升時(shí)間的主要措施,從器件設(shè)計(jì)來(lái)說(shuō)有如:增長(zhǎng)基區(qū)的少子壽命(以使少子積累加快),減小基區(qū)寬度和減小結(jié)面積(以減小臨界飽和時(shí)的基區(qū)少子電荷量),以及提高晶體管的特征頻率fT(以在基區(qū)盡快建立起一定的少子濃度梯度,使集電極電流達(dá)到飽和);而從晶體管使用來(lái)說(shuō),可以增大基極輸入電流脈沖的幅度,以加快向基區(qū)注入少子的速度(但基極電流也不能過(guò)大,否則將使存儲(chǔ)時(shí)間延長(zhǎng))。
③ 存儲(chǔ)時(shí)間ts
存儲(chǔ)時(shí)間就是晶體管從過(guò)飽和狀態(tài)(集電結(jié)正偏的狀態(tài))退出到臨界飽和狀態(tài)(集電結(jié)0偏的狀態(tài))所需要的時(shí)間,也就是基區(qū)和集電區(qū)中的過(guò)量存儲(chǔ)電荷消失的時(shí)間;。而這些過(guò)量少子存儲(chǔ)電荷的消失主要是依靠復(fù)合作用來(lái)完成,所以從器件設(shè)計(jì)來(lái)說(shuō),減短存儲(chǔ)時(shí)間的主要措施有如:在集電區(qū)摻Au等來(lái)減短集電區(qū)的少子壽命(以減少集電區(qū)的過(guò)量存儲(chǔ)電荷和加速過(guò)量存儲(chǔ)電荷的消失;但是基區(qū)少子壽命不能減得太短,否則會(huì)影響到電流放大系數(shù)),盡可能減小外延層厚度(以減少集電區(qū)的過(guò)量存儲(chǔ)電荷)。而從晶體管使用來(lái)說(shuō),減短存儲(chǔ)時(shí)間的主要措施有如:基極輸入電流脈沖的幅度不要過(guò)大(以避免晶體管飽和太深,使得過(guò)量存儲(chǔ)電荷減少),增大基極抽取電流(以加快過(guò)量存儲(chǔ)電荷的消失速度)。
④ 下降時(shí)間tf
下降時(shí)間的過(guò)程與上升時(shí)間的過(guò)程恰巧相反,即是讓臨界飽和時(shí)基區(qū)中的存儲(chǔ)電荷逐漸消失的一種過(guò)程。因此,為了減短下降時(shí)間,就應(yīng)該減少存儲(chǔ)電荷(減小結(jié)面積、減小基區(qū)寬度)和加大基極抽取電流。
總之,為了減短晶體管的開(kāi)關(guān)時(shí)間、提高開(kāi)關(guān)速度,除了在器件設(shè)計(jì)上加以考慮之外,在晶體管使用上也可以作如下的考慮:a)增大基極驅(qū)動(dòng)電流,可以減短延遲時(shí)間和上升時(shí)間,但使存儲(chǔ)時(shí)間有所增加;b)增大基極抽取電流,可以減短存儲(chǔ)時(shí)間和下降時(shí)間。
(2)晶體管的增速電容器
在BJT采用電壓驅(qū)動(dòng)時(shí),雖然減小基極外接電阻和增大基極反向電壓,可以增大抽取電流,這對(duì)于縮短存儲(chǔ)時(shí)間和下降時(shí)間都有一定的好處。但是,若基極外接電阻太小,則會(huì)增大輸入電流脈沖的幅度,將使器件的飽和程度加深而反而導(dǎo)致存儲(chǔ)時(shí)間延長(zhǎng);若基極反向電壓太大,又會(huì)使發(fā)射結(jié)反偏嚴(yán)重而增加延遲時(shí)間,所以需要全面地進(jìn)行折中考慮。可以想見(jiàn),為了通過(guò)增大基極驅(qū)動(dòng)電流來(lái)減短延遲時(shí)間和上升時(shí)間的同時(shí)、又不要增長(zhǎng)存儲(chǔ)時(shí)間和產(chǎn)生其它的副作用,理想的基極輸入電流波形應(yīng)該是如圖2所示階梯波的形式,這樣的階梯波輸入即可克服上述矛盾,能夠達(dá)到提高開(kāi)關(guān)速度的目的。
實(shí)際上,為了實(shí)現(xiàn)理想的基極電流波形,可以方便地采用如圖3所示的基極輸入回路(微分電路),圖中與基極電阻RB并聯(lián)的CB就稱為增速電容器。在基極輸入回路中增加一個(gè)增速電容器之后,雖然輸入的電流波形仍然是方波,但是通過(guò)增速電容器的作用之后,所得到的實(shí)際基極輸入電流波形就變得很接近于理想的基極電流波形了,于是就可以減短開(kāi)關(guān)時(shí)間、提高開(kāi)關(guān)速度。
推薦閱讀:
特別推薦
- 音頻放大器的 LLC 設(shè)計(jì)注意事項(xiàng)
- 服務(wù)器電源設(shè)計(jì)中的五大趨勢(shì)
- 電子技術(shù)如何助力高鐵節(jié)能?
- 利用創(chuàng)新FPGA技術(shù):實(shí)現(xiàn)USB解決方案的低功耗、模塊化與小尺寸
- 加速度傳感器不好選型?看這6個(gè)重要參數(shù)!
- 功率器件熱設(shè)計(jì)基礎(chǔ)(十三)——使用熱系數(shù)Ψth(j-top)獲取結(jié)溫信息
- IGBT并聯(lián)設(shè)計(jì)指南,拿下!
技術(shù)文章更多>>
- ADI 多協(xié)議工業(yè)以太網(wǎng)交換機(jī)
- 攻略:7種傾斜傳感器的設(shè)計(jì)選擇
- 貿(mào)澤電子新品推薦:2024年第四季度推出超過(guò)10,000個(gè)新物料
- 有源蜂鳴器與無(wú)源蜂鳴器的發(fā)聲原理是什么
- 使用MSO 5/6內(nèi)置AWG進(jìn)行功率半導(dǎo)體器件的雙脈沖測(cè)試
技術(shù)白皮書(shū)下載更多>>
- 車(chē)規(guī)與基于V2X的車(chē)輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車(chē)安全隔離的新挑戰(zhàn)
- 汽車(chē)模塊拋負(fù)載的解決方案
- 車(chē)用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門(mén)搜索
SynQor
s端子線
Taiyo Yuden
TDK-EPC
TD-SCDMA功放
TD-SCDMA基帶
TE
Tektronix
Thunderbolt
TI
TOREX
TTI
TVS
UPS電源
USB3.0
USB 3.0主控芯片
USB傳輸速度
usb存儲(chǔ)器
USB連接器
VGA連接器
Vishay
WCDMA功放
WCDMA基帶
Wi-Fi
Wi-Fi芯片
window8
WPG
XILINX
Zigbee
ZigBee Pro