【導(dǎo)讀】近二十年來(lái)，PCI Express技術(shù)已成為廣泛采用的高速串行接口連接標(biāo)準(zhǔn)。最新的 PCIe規(guī)范滿足了數(shù)據(jù)密集型市場(chǎng)的需求，例如人工智能/機(jī)器學(xué)習(xí)和高性能計(jì)算。泰克PCIe 自動(dòng)化測(cè)試解決方案能夠處理設(shè)置和校準(zhǔn)，顯著降低了測(cè)試復(fù)雜性。與低噪音測(cè)量硬件相結(jié)合，可實(shí)現(xiàn)快速、準(zhǔn)確且可重復(fù)的信號(hào)完整性測(cè)量。作為 PCI-SIG工作組的活躍投票成員，泰克擁有發(fā)射機(jī)、接收機(jī)、參考時(shí)鐘和鎖相環(huán) (PLL) 驗(yàn)證所需的豐富專業(yè)知識(shí)。

近二十年來(lái)，PCI Express技術(shù)已成為廣泛采用的高速串行接口連接標(biāo)準(zhǔn)。最新的 PCIe規(guī)范滿足了數(shù)據(jù)密集型市場(chǎng)的需求，例如人工智能/機(jī)器學(xué)習(xí)和高性能計(jì)算。泰克PCIe 自動(dòng)化測(cè)試解決方案能夠處理設(shè)置和校準(zhǔn)，顯著降低了測(cè)試復(fù)雜性。與低噪音測(cè)量硬件相結(jié)合，可實(shí)現(xiàn)快速、準(zhǔn)確且可重復(fù)的信號(hào)完整性測(cè)量。作為 PCI-SIG工作組的活躍投票成員，泰克擁有發(fā)射機(jī)、接收機(jī)、參考時(shí)鐘和鎖相環(huán) (PLL) 驗(yàn)證所需的豐富專業(yè)知識(shí)。

泰克公司推出的PCI Express接收器測(cè)試套件，通過(guò)自動(dòng)化軟件和行業(yè)領(lǐng)先的測(cè)試設(shè)備，顯著簡(jiǎn)化了接收器測(cè)試的復(fù)雜性，同時(shí)確保與最新行業(yè)標(biāo)準(zhǔn)的同步發(fā)展。該測(cè)試套件支持從PCIe Gen3到Gen6的多種速率和規(guī)范，適用于多種應(yīng)用場(chǎng)景，包括系統(tǒng)級(jí)驗(yàn)證、硅片測(cè)試和合規(guī)性評(píng)估。通過(guò)自動(dòng)化校準(zhǔn)、鏈路訓(xùn)練和抖動(dòng)容限測(cè)試等功能，泰克解決方案為工程師提供了高效、精確的測(cè)試工具，助力其在高性能計(jì)算和通信領(lǐng)域?qū)崿F(xiàn)技術(shù)創(chuàng)新。

泰克PCI Express接收器測(cè)試套件支持廣泛的速率和規(guī)范，包括PCIe Gen6（64 GT/s）、Gen5（32 GT/s）、Gen4（16 GT/s）和Gen3（8 GT/s），覆蓋以下應(yīng)用場(chǎng)景：

? PCI Express 64 GT/s、32 GT/s、16 GT/s和8 GT/s
? 第6代/第5代/第4代/第3代基礎(chǔ)規(guī)范（硅驗(yàn)證）和第5代/第4代/第3代CEM規(guī)范（系統(tǒng)驗(yàn)證和合規(guī)性）
? Root Complex和非Root Complex硅片
? 系統(tǒng)（主板和服務(wù)器）、插卡、交換機(jī)和橋接器、擴(kuò)展設(shè)備（重定時(shí)器和重驅(qū)動(dòng)器）

Stressed Eye 校準(zhǔn)

泰克PCI Express接收器測(cè)試套件通過(guò)其自動(dòng)化軟件和向?qū)接脩艚缑妫瑸楣こ處熖峁┝艘环N高效且精確的測(cè)試解決方案。該套件支持適用于Tektronix DPO70000SX系列實(shí)時(shí)示波器和Anritsu MP1900A BERT的接收器自動(dòng)化軟件，能夠引導(dǎo)用戶完成每一步校準(zhǔn)和測(cè)試流程。其彈出式用戶提示進(jìn)一步簡(jiǎn)化了決策過(guò)程，同時(shí)支持最新的行業(yè)工具（如SigTest和Seasim）；此外，該測(cè)試套件還提供詳細(xì)的校準(zhǔn)和測(cè)試報(bào)告，幫助用戶快速獲取關(guān)鍵數(shù)據(jù)。

PCI Express Gen6（64 GT/s）

? Stressed Eye 校準(zhǔn)（64 GT/s）：支持64 GT/s速率，包括交流/直流平衡、幅度、四抽頭發(fā)送器（Tx）均衡、正弦抖動(dòng)和隨機(jī)抖動(dòng)校準(zhǔn), 以及差分模式干擾（DMI）、共模干擾（CMI）、預(yù)設(shè)和CTLE選擇；

? 抖動(dòng)容限測(cè)試：通過(guò)Seasim統(tǒng)計(jì)仿真工具進(jìn)行插入損耗計(jì)算，支持自動(dòng)示波器噪聲補(bǔ)償。

PCI Express Gen5（32 GT/s）

? Stressed Eye校準(zhǔn)：支持32 GT/s速率，包括交流/直流平衡、幅度、四抽頭發(fā)送器（Tx）均衡、正弦抖動(dòng)和隨機(jī)抖動(dòng)校準(zhǔn)，以及差分模式干擾（DMI）、共模干擾（CMI）、預(yù)設(shè)和CTLE選擇。

? 鏈路均衡測(cè)試：支持接收器和發(fā)送器鏈路均衡測(cè)試，提供高級(jí)調(diào)試模式。

由BERT的PPG（脈沖圖形發(fā)生器）生成的Stressed Eye信號(hào)的校準(zhǔn)至關(guān)重要，確保接收器在符合PCI-SIG規(guī)范的情況下進(jìn)行測(cè)試，并施加適當(dāng)?shù)母蓴_。在64 GT/s速率下的新挑戰(zhàn)要求采用Tektronix PCI Express接收器測(cè)試套件的全自動(dòng)化方法，以避免其他繁瑣且容易出錯(cuò)的方法。讓Tektronix工程師的領(lǐng)域?qū)I(yè)知識(shí)和經(jīng)驗(yàn)引導(dǎo)您完成校準(zhǔn)步驟，從精確的TP3測(cè)量開(kāi)始，直至在允許公差范圍內(nèi)輕松獲得TP2眼圖。工程師將花費(fèi)更少的時(shí)間在校準(zhǔn)上，更多的時(shí)間在收集接收器性能和裕量的有意義數(shù)據(jù)上。

TP3 校準(zhǔn)

PCI Express 第6代（64 GT/s）和第5代（32 GT/s）

TP3（從BERT PPG到示波器的電纜后的點(diǎn)）校準(zhǔn)是所有設(shè)備的強(qiáng)制性步驟，以確保在定義的參考平面上滿足公差要求。Tektronix PCI Express接收器測(cè)試套件向?qū)⒁龑?dǎo)用戶完成所有必要步驟，以確保前通道信號(hào)符合規(guī)范要求，從而確保未來(lái)的校準(zhǔn)步驟順利完成。

1.交流-直流平衡（AC-DC      Balance） - 啟用少量的發(fā)送器均衡去強(qiáng)調(diào)，以在共同的參考平面上平衡模式的低頻和高頻部分。

2.幅度（Amplitude） - 差分電壓擺幅需要在720 – 800 mV范圍內(nèi)。

3.發(fā)送器均衡預(yù)設(shè)（Tx Equalization Presets） - 校準(zhǔn)預(yù)擊1、預(yù)擊2（僅第6代）和去強(qiáng)調(diào)，以確保在測(cè)試接收器時(shí)使用真實(shí)的預(yù)設(shè)電平。

4.插入損耗測(cè)量（IL Measurement） - 使用Seasim在TP1和TP3之間計(jì)算通道插入損耗（在此處計(jì)算TP3參考點(diǎn)之前的損耗，以便稍后去除）。

5.隨機(jī)抖動(dòng)（RJ） - RJ校準(zhǔn)為0.25 ps [第6代]，0.5 ps [第5代]（均方根值）名義上。

6.正弦抖動(dòng)（SJ） - SJ校準(zhǔn)范圍為1-3 ps [第6代] / 1-5 ps [第5代]（峰峰值），頻率為100 MHz。

7.SJ@ 210 MHz - 此校準(zhǔn)對(duì)于某些校準(zhǔn)中的JTOL（抖動(dòng)容忍度）測(cè)量是必需的。

8.多音正弦抖動(dòng)（Multi-tone SJ） - 對(duì)于JTOL測(cè)量，最多使用14個(gè)頻率的校準(zhǔn)，100 MHz以外的頻率也需要進(jìn)行校準(zhǔn)。

自動(dòng)表征和精確校準(zhǔn)預(yù)設(shè)、RJ和SJ以及用于校準(zhǔn)的重要參數(shù)，如模式類型、示波器、BERT設(shè)置、回歸線斜率和截距等。

鏈路訓(xùn)練

在接收器測(cè)試之前，需要將被測(cè)設(shè)備（DUT）置于環(huán)回模式，在該模式下，接收器鎖存器處數(shù)字化的信號(hào)被對(duì)應(yīng)的發(fā)送器重新傳輸，使可能的比特或突發(fā)錯(cuò)誤可見(jiàn)。進(jìn)入環(huán)回測(cè)試模式需要在誤碼率測(cè)試儀（BERT）和DUT之間通過(guò)鏈路訓(xùn)練狀態(tài)機(jī)（LTSSM）進(jìn)行復(fù)雜的通信。Tektronix PCI Express接收器測(cè)試套件自動(dòng)化了這個(gè)過(guò)程，允許通過(guò)配置（短路徑）和恢復(fù)（完整訓(xùn)練鏈路Tx和Rx）的環(huán)回，用于不同級(jí)別的接收器測(cè)試。暴露相關(guān)參數(shù)，使用戶在不增加不必要復(fù)雜性的情況下控制該過(guò)程。


鏈路訓(xùn)練配置

接收器和發(fā)送器鏈路均衡測(cè)試

在32 GT/s、16 GT/s和8 GT/s速率下，PCI Express合規(guī)性測(cè)試需要執(zhí)行接收器鏈路均衡測(cè)試（在完整鏈路訓(xùn)練后使用Stressed信號(hào)檢查模擬接收器性能）和發(fā)送器鏈路均衡測(cè)試（確保在接收器對(duì)其鏈路伙伴發(fā)出Tx變化請(qǐng)求時(shí)達(dá)到關(guān)鍵的數(shù)字定時(shí)限制）。

Tektronix PCI Express接收器測(cè)試套件在這些必需測(cè)試期間控制BERT和實(shí)時(shí)示波器，以提供高效的測(cè)試結(jié)果，同時(shí)僅在必要時(shí)提供控制。

高級(jí)調(diào)試模式為L(zhǎng)EQ測(cè)試提供了額外的故障排除能力，允許定制應(yīng)力源、Tx預(yù)設(shè)、自定義模式、自動(dòng)搜索CTLE和時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）調(diào)諧。



Tx LEQ測(cè)試配置，Rx LEQ測(cè)試配置

測(cè)試軟件可以通過(guò)SCPI命令遠(yuǎn)程操作，允許與自定義測(cè)試流程的無(wú)縫集成。

抖動(dòng)容限（JTOL）測(cè)試

抖動(dòng)容限（JTOL）測(cè)試需要掃描多個(gè)校準(zhǔn)的正弦抖動(dòng)（SJ）音，從低幅度到高幅度，以觀察被測(cè)接收器的時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）如何跟蹤這些壓力（通常是在其他噪聲和抖動(dòng)源的存在下）。在測(cè)試過(guò)程中，可以配置自定義的JTOL通過(guò)/失敗掩碼，并使用不同的搜索算法（向上線性、對(duì)數(shù)等）。Tektronix PCI Express接收器測(cè)試套件允許工程師以最少的設(shè)置快速獲得詳細(xì)的測(cè)試報(bào)告。


JTOL測(cè)試配置設(shè)置

在JTOL測(cè)試中，提供了自定義掩碼和規(guī)范掩碼，以更好地理解DUT性能，特別是在設(shè)計(jì)階段。接收器解決方案執(zhí)行自動(dòng)反向通道均衡和采樣點(diǎn)優(yōu)化，以確保DUT傳輸?shù)臄?shù)據(jù)流在誤碼率測(cè)試儀接收器處被準(zhǔn)確理解，從而正確確定誤碼率（BER）性能。


JTOL測(cè)試結(jié)果與規(guī)范

PCIe PLL帶寬和峰值測(cè)試

該測(cè)試驗(yàn)證了插卡（AIC）發(fā)送器（Tx）鎖相環(huán)（PLL）是否具有正確的帶寬和峰值。為DUT提供100 MHz參考時(shí)鐘，并施加校準(zhǔn)的正弦抖動(dòng)（SJ），可以測(cè)量在特定SJ音調(diào)下通過(guò)DUT的Tx PLL的SJ量。通過(guò)多個(gè)音調(diào)執(zhí)行此過(guò)程，可以構(gòu)建PLL頻率響應(yīng)以測(cè)量帶寬和峰值。

泰克PCI Express接收器測(cè)試套件為第6/5/4/3代設(shè)備提供了全面的正弦抖動(dòng)（SJ）幅度校準(zhǔn)功能。該功能通過(guò)調(diào)制100 MHz參考時(shí)鐘來(lái)校準(zhǔn)DUT（被測(cè)設(shè)備）的Tx PLL，支持可調(diào)節(jié)的SJ幅度和用戶自定義的頻率選擇，確保在PLL的峰值和3dB點(diǎn)具有足夠的分辨率。此外，測(cè)試套件還支持增加平均值（建議使用5次平均）以最小化測(cè)量變動(dòng)，同時(shí)配備軟件CTLE（連續(xù)時(shí)間線性均衡器），以支持高損耗通道和多種DUT Tx模式。

泰克測(cè)試套件還提供了精確的PLL帶寬和峰值測(cè)量功能，能夠根據(jù)選定的數(shù)據(jù)速率報(bào)告PLL的帶寬和峰值性能。DUT Tx可以在合規(guī)模式和抖動(dòng)測(cè)量模式之間切換，以滿足不同的測(cè)試需求。測(cè)試套件采用一致的DSP算法進(jìn)行SJ校準(zhǔn)和DUT測(cè)試，確保測(cè)量結(jié)果的準(zhǔn)確性和一致性。最終，測(cè)試報(bào)告將包含PLL帶寬、峰值、頻率響應(yīng)圖以及各個(gè)測(cè)量值的詳細(xì)信息，為工程師提供全面的測(cè)試數(shù)據(jù)支持。



PLL帶寬測(cè)試以及測(cè)試結(jié)果

（來(lái)源：泰克科技）

免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。

推薦閱讀：

利用與硬件無(wú)關(guān)的方法簡(jiǎn)化嵌入式系統(tǒng)設(shè)計(jì)：基本知識(shí)

電容電壓分隔器

智能安防新時(shí)代，AI識(shí)別技術(shù)的革新應(yīng)用方案

盤(pán)點(diǎn)電機(jī)控制器用到的主要電子元器件與實(shí)戰(zhàn)方案

自動(dòng)測(cè)試設(shè)備應(yīng)用中PhotoMOS開(kāi)關(guān)的替代方案